본 개시는 부호-크기(이하 SM) 형식의 입력 데이터 중 부호 비트인 입력 부호 비트를 제외한 나머지 비트인 입력 크기 비트의 값에 따른 전압 레벨을 갖는 입력 전압을 글로벌 비트라인으로 전달하는 DAC, 각각 SM 형식의 적어도 하나의 가중치를 저장하고, 각각 포지티브 누적 라인 그룹과 네거티브 누적 라인 그룹 및 글로벌 비트라인 사이에 각각 배열되는 다수의 연산 메모리 블록을 포함하는 연산 메모리 블록 어레이, 및 포지티브 누적 라인 그룹과 네거티브 누적 라인 그룹을 통해 다수의 연산 메모리 블록의 누적된 곱셈 연산 결과를 감지하여 디지털 변환하는 ADC를 포함하되, 연산 메모리 블록은 입력 부호 비트와 가중치의 부호 비트인 가중치 부호 비트 사이의 곱셈 연산을 수행하여 사인 신호를 획득하고, 사인 신호에 따라 포지티브 누적 라인 그룹과 네거티브 누적 라인 그룹 중 하나를 선택하며, 선택된 누적 라인 그룹에 입력 데이터와 가중치에 대한 곱셈 연산 결과의 크기에 따른 전압 변화를 발생시켜, 전력 소모를 저감시킬 수 있을 뿐만 아니라, 정밀한 디지털 값으로의 연산 결과를 획득할 수 있는 CIM을 제공한다.